Queridos amigos:
1. O USB2.0 desenvolvimento de FPGA (+2SDRAM+USB2.0) desenhado por Ryoko usa um razoável duplo SDRAM estrutura de buffer.Os dados, endereço e controle de linhas de duas SDRAMs são completamente independentes, o que é mais adequado para ping-pong operação de buffer para alcançar a alta velocidade Capacidade de coleta de dados, a velocidade de transmissão quebrou 43Mbyte/S em uma só penada.
2. Dois pedaços de SDRAM são bordo, e VHDL código-fonte de SDRAM (controlador não-NIIOS código-fonte) é fornecido.
3. O sinal de entrada parte adota uma interface aberta de design.O conector de 40 pinos cabeçalho que é comumente utilizado pelos discos rígidos.Ele pode ser facilmente conectado ao módulo de aquisição de dados (TLC5510A, taxa de amostragem de 20M), ou conectado a uma câmera CMOS (MT9N001, 9 milhões de pixels).
4. Para aplicações de engenharia, o conselho de desenvolvimento está equipado com síncrona ESCRAVO FIFO de transmissão de alta velocidade rotinas, todas em forma de código-fonte, você pode usá-lo depois de assumir isso, há necessidade de estudo e desenvolvimento secundário.
5. Fornecer computador host do controlador de código-fonte.
1. Os recursos de hardware na placa de desenvolvimento, são como segue:
CY7C68013 chip, em linha com USB2.0 especificação, 480 mbps de alta velocidade de transmissão protocolo padrão;
Através do "painel de controle", diretamente gravar o firmware USB do programa;
FPGA diretamente as unidades de dois SDRAMs para completar o ping-pong de operação e ajustar o cache de dados.
Duas grande capacidade SDRAMs, um chip é 128Mbit, e dois chips total 256Mbit;
FPGA adota vertical compatível design, os usuários podem substituir FPGA (EP2C5àEP2C8)
FPGA oferece JTAG e COMO baixar interface;
Uma peça de grande capacidade EPCS16;
Quatro LEDs, botões de quatro, conveniente para depuração;
De grande capacidade, projeto da fonte de alimentação, 3.3 V corrente de 3A, é conveniente conduzir várias placas de apoio.
Todas as rotinas são sem reservas, todos são códigos-fonte, incluindo programas de PC;
2. O apoio a rotinas do conselho de desenvolvimento são as seguintes:
1. O primeiro exemplo my_first_fpga
2. O segundo slave_fifo_sync
3. O terceiro rotina Vend_ax
4. O quarto rotina test_FPGA_SDRAM_USB2.0
5. O quinto rotina Bulkloop
3. Suporte superior de programa de computador:
1. "Painel de controle" código-fonte
2. Bloco de loop de teste de código-fonte
3. A velocidade de transmissão de teste de código-fonte
4. Usuário de desenvolvimento manual de apoio ao desenvolvimento da placa:
5. Adequado para as seguintes aplicações:
◆SENSOR de aplicações, tais como telefones celulares, câmeras, etc.
◆Câmaras de vídeo digitais
◆Câmeras digitais
◆Impressoras
◆Scanners
◆Placas de captura de vídeo
◆Equipamentos de teste e medição
◆Câmeras de vigilância
◆Dispositivos de navegação pessoal
◆Médica dispositivos de imagem
◆Vídeo telefones IP
◆Players de mídia portáteis